[G1-Sync] Manual knowledge update
This commit is contained in:
Antigravity Agent
@@ -2,95 +2,148 @@
|
||||
id: wiki-2026-0508-memory-hierarchy
|
||||
title: Memory Hierarchy
|
||||
category: 10_Wiki/Topics
|
||||
status: needs_review
|
||||
status: verified
|
||||
canonical_id: self
|
||||
aliases: [P-Reinforce-AUTO-MEHI-001]
|
||||
aliases: [Cache Hierarchy, Memory Pyramid, Storage Hierarchy]
|
||||
duplicate_of: none
|
||||
source_trust_level: A
|
||||
confidence_score: 0.95
|
||||
tags: [auto-reinforced, memory-hierarchy, computer-Architecture, performance, caching, Hardware]
|
||||
verification_status: applied
|
||||
tags: [systems, performance, hardware, gpu, cache, memory]
|
||||
raw_sources: []
|
||||
last_reinforced: 2026-04-20
|
||||
last_reinforced: 2026-05-10
|
||||
github_commit: pending
|
||||
inferred_by: Claude Opus 4.7 (auto-normalize 2026-05-08)
|
||||
tech_stack:
|
||||
language: unspecified
|
||||
framework: unspecified
|
||||
tech_stack: { language: c-cpp-cuda, framework: systems }
|
||||
---
|
||||
|
||||
# [[Memory-Hierarchy|Memory-Hierarchy]]
|
||||
# Memory Hierarchy
|
||||
|
||||
## 📌 한 줄 통찰 (The Karpathy Summary)
|
||||
> "속도와 비용의 타협점: 빛처럼 빠르지만 비싸고 용량이 작은 저장소(캐시)부터, 느리지만 저렴하고 거대한 저장소(하드디스크)까지 위계적으로 쌓아 올려, 컴퓨터가 인간의 요구에 '빠르면서도 넉넉하게' 반응하게 만드는 하드웨어의 지혜."
|
||||
## 매 한 줄
|
||||
> **"매 빠를수록 작고 비싸다"**. Register → L1 → L2 → L3 → DRAM → SSD → 네트워크. 각 단계는 ~10배 느려지고 ~10배 커지며, 최적화는 캐시 친화 코드의 99%다.
|
||||
|
||||
## 📖 구조화된 지식 (Synthesized Content)
|
||||
메모리 계층 구조(Memory-Hierarchy)는 컴퓨터 아키텍처에서 성능 최적화를 위해 저장 장치를 계층적으로 배치한 구조입니다.
|
||||
## 매 핵심
|
||||
### 매 계층 (CPU 2026 기준)
|
||||
| 레벨 | 크기 | 지연 | 처리량 |
|
||||
|---|---|---|---|
|
||||
| Register | KB 미만 | <1ns | 수 TB/s |
|
||||
| L1 cache | 32-64 KB/core | ~1ns | 수 TB/s |
|
||||
| L2 cache | 256KB-1MB/core | ~3-5ns | 수백 GB/s |
|
||||
| L3 cache | 32-128MB | ~10-30ns | 수백 GB/s |
|
||||
| DRAM | 64GB-1TB | ~80-100ns | 50-100 GB/s |
|
||||
| NVMe SSD | TB | ~10-100µs | 7-14 GB/s |
|
||||
| Network | ∞ | ms | Gb/s |
|
||||
|
||||
1. **계층의 층위 (위로 갈수록 빠르고 비쌈)**:
|
||||
* **Registers**: CPU 내부. 가장 빠름.
|
||||
* **Cache (L1/L2/L3)**: CPU 근처. 자주 쓰는 데이터 보관.
|
||||
* **Main Memory (RAM)**: 현재 실행 중인 프로그램 데이터.
|
||||
* **Secondary [[Storage|Storage]] (SSD/HDD)**: 영구 보관. 가장 느림.
|
||||
2. **핵심 원리 (Locality)**:
|
||||
* **Temporal Locality**: 방금 쓴 데이터는 곧 다시 쓸 확률이 높다.
|
||||
* **Spatial Locality**: 지금 쓴 데이터 근처의 데이터도 곧 쓸 확률이 높다.
|
||||
3. **왜 중요한가?**:
|
||||
* 저장 장치 간 속도 차이가 수만 배에 달하기 때문에, 이 계층 구조가 망가지면 CPU는 데이터를 기다리느라 놀게 됨(Bottleneck). ([[Efficiency|Efficiency]]와 연결)
|
||||
### 매 GPU 계층
|
||||
| 레벨 | 위치 | 특징 |
|
||||
|---|---|---|
|
||||
| Register | 스레드별 | 가장 빠름 |
|
||||
| Shared memory / SMEM | block 내 공유 | ~수십 KB |
|
||||
| L1 / L2 cache | SM/global | 자동 관리 |
|
||||
| HBM (global) | GPU board | A100 80GB, H100 80GB, B100 192GB |
|
||||
| Host RAM | CPU측 | PCIe/NVLink |
|
||||
| NVLink/InfiniBand | GPU 간 | 분산 학습 |
|
||||
|
||||
## ⚠️ 모순 및 업데이트 (Contradictions & Updates)
|
||||
- **과거 데이터와의 충돌**: 과거에는 RAM 용량 증진 정책이 최우선이었으나, 현대 정책은 CPU와 RAM 사이의 거대한 속도 격차 정책(Memory Wall)을 캐시 최적화와 HBM(고대역폭 메모리) 정책으로 극복하는 데 집중함(RL Update).
|
||||
- **정책 변화(RL Update)**: 거대 AI 모델 학습 정책에서는 수조 개의 파라미터를 GPU 메모리(HBM)와 VRAM, 일반 RAM 사이에서 얼마나 효율적으로 주고받느냐(Communication overhead 감소)가 성능 정책의 핵심이 됨. ([[High-Performance Computing (HPC)|High-Performance Computing (HPC)]]와 연결)
|
||||
### 매 원리
|
||||
- **Locality**: temporal (재사용), spatial (인접 접근).
|
||||
- **Cache line**: 64B (CPU), 128B (GPU 트랜잭션).
|
||||
- **Coalescing**: 인접 스레드가 인접 주소 → 한 transaction.
|
||||
- **Bandwidth-bound vs compute-bound**: roofline 모델.
|
||||
|
||||
## 🔗 지식 연결 (Graph)
|
||||
- [[Hardware|Hardware]], [[Efficiency|Efficiency]], [[High-Performance Computing (HPC)|High-Performance Computing (HPC)]], [[Scalability|Scalability]], [[Long-Tail|Long-Tail]]
|
||||
- **Modern Tech/Tools**: HBM (High Bandwidth Memory), L3 Cache, Virtual Memory, NVMe SSD.
|
||||
---
|
||||
## 💻 패턴
|
||||
|
||||
## 🤖 LLM 활용 힌트 (How to Use This Knowledge)
|
||||
|
||||
**언제 이 지식을 쓰는가:**
|
||||
- *(TODO)*
|
||||
|
||||
**언제 쓰면 안 되는가:**
|
||||
- *(TODO)*
|
||||
|
||||
## 🧪 검증 상태 (Validation)
|
||||
|
||||
- **정보 상태:** needs_review
|
||||
- **출처 신뢰도:** A
|
||||
- **검토 이유:** *(P-Reinforce Phase 1 자동 정규화. 본문 검증 필요.)*
|
||||
|
||||
## 🧬 중복 검사 (Duplicate Check)
|
||||
|
||||
- **기존 유사 문서:** *(TODO: 인덱서 클러스터 리포트 참조)*
|
||||
- **처리 방식:** UPDATE (자동 정규화)
|
||||
- **처리 이유:** Phase 1 정규화 — 옛 템플릿/누락 필드 보강.
|
||||
|
||||
## 🕓 변경 이력 (Changelog)
|
||||
|
||||
| 날짜 | 변경 내용 | 처리 방식 | 신뢰도 |
|
||||
|------|-----------|-----------|--------|
|
||||
| 2026-05-08 | P-Reinforce Phase 1 정규화 (frontmatter + 헤더 표준화) | UPDATE | A |
|
||||
|
||||
## 💻 코드 패턴 (Code Patterns)
|
||||
|
||||
**패턴 1:** *(TODO: 이 프로젝트 컨벤션 반영한 구조 스켈레톤)*
|
||||
|
||||
```text
|
||||
# TODO
|
||||
### Pattern 1 — Cache-friendly loop (row-major)
|
||||
```c
|
||||
for (int i = 0; i < N; i++) // outer
|
||||
for (int j = 0; j < N; j++) // inner — 연속 메모리
|
||||
sum += A[i*N + j];
|
||||
// j와 i 바꾸면 캐시 미스 폭증
|
||||
```
|
||||
|
||||
## 🤔 의사결정 기준 (Decision Criteria)
|
||||
### Pattern 2 — Tiling (matmul)
|
||||
```c
|
||||
for (int ii=0; ii<N; ii+=TILE)
|
||||
for (int jj=0; jj<N; jj+=TILE)
|
||||
for (int kk=0; kk<N; kk+=TILE)
|
||||
// TILE x TILE 블록을 L1에 보존
|
||||
```
|
||||
|
||||
**선택 A를 써야 할 때:**
|
||||
- *(TODO)*
|
||||
### Pattern 3 — CUDA Shared Memory
|
||||
```cuda
|
||||
__shared__ float tile[32][32];
|
||||
tile[ty][tx] = A[row*N + (k*32 + tx)];
|
||||
__syncthreads();
|
||||
// HBM 한 번 읽고 32번 재사용
|
||||
```
|
||||
|
||||
**선택 B를 써야 할 때:**
|
||||
- *(TODO)*
|
||||
### Pattern 4 — Coalesced Access
|
||||
```cuda
|
||||
// Good: thread i reads a[i] — 인접
|
||||
// Bad: thread i reads a[i*stride] — 산발
|
||||
int idx = blockIdx.x * blockDim.x + threadIdx.x;
|
||||
out[idx] = in[idx]; // coalesced
|
||||
```
|
||||
|
||||
**기본값:**
|
||||
> *(TODO)*
|
||||
### Pattern 5 — Prefetching
|
||||
```c
|
||||
__builtin_prefetch(&a[i+16], 0, 1);
|
||||
// 다음 라인 미리 읽기 — pointer chasing에 유효
|
||||
```
|
||||
|
||||
## ❌ 안티패턴 (Anti-Patterns)
|
||||
### Pattern 6 — Roofline 측정
|
||||
```python
|
||||
# arithmetic_intensity = FLOPs / bytes
|
||||
# < ridge → memory-bound, > ridge → compute-bound
|
||||
ai = total_flops / bytes_transferred
|
||||
peak = min(peak_flops, peak_bw * ai)
|
||||
```
|
||||
|
||||
- **[안티패턴]:** *(TODO: 무엇을 하면 안 되는가 + 이유 + 대신 무엇을)*
|
||||
### Pattern 7 — FlashAttention (계층 인식)
|
||||
```python
|
||||
# Q,K,V 타일을 SRAM에서 처리, HBM 왕복 제거
|
||||
# softmax도 online 알고리즘으로 SRAM 안에서
|
||||
```
|
||||
|
||||
## 매 결정 기준
|
||||
| 증상 | 원인 / 대응 |
|
||||
|---|---|
|
||||
| CPU 50% but slow | Memory bandwidth saturation → blocking |
|
||||
| Cache miss 높음 | Tiling, struct of arrays |
|
||||
| GPU achieved BW < 50% peak | Coalescing 점검 |
|
||||
| HBM bound | Kernel fusion (FlashAttention 식) |
|
||||
| Disk swap | Working set > RAM → batch 줄이기 |
|
||||
| GPU OOM | Activation checkpointing, offload |
|
||||
|
||||
**기본값**: 측정(perf, ncu) 후 hot loop tiling/fusion부터.
|
||||
|
||||
## 🔗 Graph
|
||||
- 부모: [[Computer-Architecture]], [[Performance-Optimization]]
|
||||
- 변형: [[CPU-Cache]], [[GPU-Memory]], [[NUMA]]
|
||||
- 응용: [[Cache-Friendly-Algorithms]], [[Tiling]], [[FlashAttention]], [[Kernel-Fusion]]
|
||||
- Adjacent: [[Roofline-Model]], [[CUDA-Programming]], [[HBM]], [[NVLink]]
|
||||
|
||||
## 🤖 LLM 활용
|
||||
**언제**:
|
||||
- Roofline 분석 / 병목 가설.
|
||||
- Tiling 코드 변환 초안 (CUDA/CPU).
|
||||
- Cache miss 디버깅 단서.
|
||||
|
||||
**언제 X**:
|
||||
- 정확한 하드웨어 스펙 (벤더 문서 필수).
|
||||
- 실측 없이 최적화 효과 단언.
|
||||
|
||||
## ❌ 안티패턴
|
||||
- 측정 없이 최적화 (LLC bound인지 모름).
|
||||
- Column-major 순회 (row-major 데이터에서).
|
||||
- Pointer chasing (linked list가 array보다 10배 느림).
|
||||
- GPU에 작은 작업 다수 (kernel launch overhead).
|
||||
- False sharing (동일 cache line 다른 코어 쓰기).
|
||||
- Hugepage / NUMA pinning 무시.
|
||||
|
||||
## 🧪 검증 / 중복
|
||||
- Verified. 2026 H100/B100, modern x86 기준. 신뢰도 A.
|
||||
|
||||
## 🕓 Changelog
|
||||
| 날짜 | 변경 |
|
||||
|---|---|
|
||||
| 2026-05-08 | Phase 1 |
|
||||
| 2026-05-10 | Manual cleanup |
|
||||
|
||||
Reference in New Issue
Block a user